Разработка процессора ЭВМ Единой системы заданной производительности

±--------------+ ¦ регистры ¦ ¦ общего ¦ ¦ с плавающей ¦

¦ Компаратор ¦ ¦ 16×32 ¦ ¦ назначения ¦ ¦ точкой ¦

±--------------+ ¦ разряда ¦ ¦ 16×32 ¦ ¦ 4×64 ¦

¦ Таймер ¦ ±------------+ ¦ разряда ¦ ¦ разряда ¦

±--------------+ ¦ РССП ¦ L------------- L--------------

¦ Таймер ¦ L-------------- ¦ ¦

¦ интервальный ¦ ¦ ¦ ¦

L---------------- г======- ¦ ¦

¦ г===========¦ г===================¦ ¦

¦ ¦ ¦ ¦ ¦ ¦

------------------------¬ ------------------------------------¬

¦ Средства управления ¦ ¦ Средства обработки ¦

±----------T-----------+ ±-----------T----------T-----------+

¦ Управление¦Управление ¦ ¦ Операции с ¦Операции с¦Операции ¦

¦ системой ¦программой ¦-T-¦ фиксирован-¦плавающей ¦десятичной ¦

L-----------±----------- ¦ ¦ ной точкой ¦точкой ¦арифметики ¦

¦ ¦ ¦ ¦ ¦ ¦ ¦ ¦и полей пе-¦

¦ ¦ ¦ ¦ ¦ ¦ ¦ ¦ременной ¦

¦ ¦ ¦ ¦ --- ¦ ¦ ¦длины ¦

¦ ¦ L-----------±--±¬ L------------±---------±-----------

¦ L---------¬ ¦===+=+====================¦ г=============

-------------¬ ¦ ¦ ¦ L--------------------±-±------------

¦ Пульт ¦ ¦ ¦ L--------¬ ¦ ¦

¦ управления ¦ ¦ ¦ ------±-------T----------T----------¬

L------------- ¦ ¦ ¦ Средства ¦ Средства ¦ Средства ¦

¦ ¦ ¦ динамического¦ коррекции¦ защиты ¦

¦ ¦ ¦ преобразова- ¦ ошибок ¦ памяти ¦

---------¬ ¦ ния адреса ¦ ¦ ¦

¦ Каналы ¦ ±-------------±---------±---------+

¦ ввода- ¦ ¦ Основная память ¦

¦ вывода ¦ ¦ ¦

L--------- L-------------------------------------

Рис 1. Логическая схема процессора.